TSMC의 차별화된 공정기술과 삼성의 대응 전략

안녕하세요 오늘은 파운드리 이야기를 한번 해보려고 합니다, 정말 TSMC의 독주가 무섭죠, 시간이 갈수록 삼성전자와의 격차가 벌어지고 있는 상황이죠, 과연 TSMC는 어떤 면에서 강점이 있고 그들의 차별화된 공정기술은 어떠한 것이 있고 TSMC를 따라잡기 위한 삼성은 어떠한 전략을 펼치고 있는지 거기에 대해서 한번 알아보는 시간을 가져 보겠습니다.

 

 

치열한 나노경쟁

나노미터에 대한 이야기는 정말 많이 들어보셨죠? 트랜지스터의 선폭이 얼마나  간격이 좁은지에 대해서 나타내는 단위죠, tsmc가 요즘 선폭을 3 나노까지 줄인 공정을 양산에 도입을 하고 있죠. 그리고 3 나노 외에도 7 나노 하면은 어떤 게 떠오르시나요? 바로 "EUV"죠 이 EUV 공정은 2019년 이후부터 본격적으로 tsmc도 도입됐다고 볼 수가 있는데요 7 나노부터 3 나노까지 EUV가 적용되는 공정이 전체 매출의 약 67%를 차지할 정도로 매출에 큰 영향을 끼치고 있습니다. 결론적으로는 선단에서의 tsmc의 기술력이 상당히 월등하고 매출에도 많이 연결이 되고 있는 것이 현재의 상황입니다

 

첨단 공정에서 주의 깊게 살펴봐야 할 부분이 바로 2 나노입니다, tsmc가 2025년부터 2나노 공정을 도입을 하기로 했는데, 공교롭게 삼성전자도 그 타임라인이 맞아떨어지고 있습니다, 그런 면에서 삼성전자가 tsmc를 한번 역전을 해볼 수 있겠다 그렇게 생각을 하고 있는 부분이 바로 GAA기술입니다.

 

삼성전자 같은 경우에는 2022년 6월에 GAA 공정을 세계에서 처음으로 도입을 해서 3 나노 공정 적용을 시켰었죠. 그런데 tsmc는 3 나노에도 GAA보다 전 기술이 핀펫 기술을 그대로 고집을 했었습니다. 그래서 tsmc는 2 나노부터 GAA를 도입을 한다 선언을 하고 있는데, 삼성전자는 우리가 3 나노부터 GAA를 도입을 했으니까 공정 노하우에서 훨씬 더 tsmc를 앞설 수 있을 것이다 이렇게 주장을 하고 있는 것이죠, 반면 tsmc는 우리가 파운드리 1위로서 가지고 있는 그런 노하우를 바로 2 나노 GAA에서 보여줄 수 있을 것이다라고 하면서, 이렇게 둘이서 맞붙고 있는 상황이죠.

 

최근에 나오는 기사들을 보시면 tsmc 같은 경우는 애플과 인텔까지 2 나노 고객사로 맞아서 같이 협력을 하고 있다고 하고 또 삼성전자 같은 경우에는 일본의 가장 큰 ai 스타트업으로 꼽히고 있는 "PFN "(프리퍼드네트웍스)와 함께 2 나노 과제를 시작했고, 퀄컴의 시제품 그리고 삼성전자 내부의 설계 조직인 삼성전자 "시스템 lsi" 사업부에선 "엑시노스"를 2 나노 공정으로 만들 계획을 가지고 있어 앞으로 2 나노 공정이 어느 정도로 영향을 미칠지 지켜봐야 할 것 같습니다.

 

 

tsmc가 GAA 기술을 넘어서 "CFET"라는 기술을 자주 소개를 하고 있는데요. 반도체 소자 중에는 CMOS라는 게 있습니다. CMOS에서 C는 "Complementary" 상호 보완적이라는 뜻이죠, 소자 구조를 살펴보면 그 내부는 NMOS와  PMOS로 구성이 되어있습니다

 

이 2개가 위치를 해서 CMOS가 되는데 이렇게 2개가 결합이 돼서 움직이면 전력면에서 혼자 작동을 할 때보다 훨씬 더 효율적이라는 것입니다, 이거를 GAA를 활용해서 구현을 했지만 문제가 되는 게 바로 면적입니다. 소자를 2개를 놓다 보니까 너무 면적이 커진다는 거죠. 그래서 tsmc가 "CFET"라는 기술로 2개를 분리를 해서 아파트처럼 올리는 방법을 계획하고 있는데 아직은 실험실 수준이고 2032년이나 돼야 가능하다고 합니다, 어려운 기술이긴 하지만 집적도가 1.5배에서 2배 정도 올라갈 수 있는 그런 기술이기 때문에 앞으로 tsmc가 이것을 어떻게 구현할지도 흥미로울 것 같습니다.

 

 

 

이제부터는 본격적으로 TSMC의 차별화된 기술이고 또 이러한 기술들로 삼성을 저 멀리 따돌리고 세계 1위의 독보적인 기업이 될 수 있게 만들어준 패키징 기술에 대해서 하나씩 살펴보도록 하겠습니다.

InFO 패키징

 "Fan-out WLP"라는 TSMC에서 개발한 "InFO" 패키징 기술은, 보통 반도체 칩 완성품을 만들 때 기판을 올려놓고 그 기판 위에 전 공정에서 만든 칩을 올려서 결합을 하면 그다음에 IT 기기의 보드에다가 결합을 하는 거죠.

 

그래서 이 머더보드 IT 기기와 반도체가 유기적으로 결합을 할 수 있도록 이렇게 기판을 덧 떼는 건데 문제는 이게 스마트폰이나  가벼워야 하고 부피가 작아야 하는 IT 기기에 들어갔을 때 두께가 상당히 굵어진다는 겁니다. 그래서 tsmc가 기판을 없애고 그냥 재배선층을 바로 반도체 아래에 까는 이런 기술을 도입을 하기 시작합니다.

 

아래 그림을 보시면 초록색 기판이 없어지면서 두께가 훨씬 더 얇아졌죠. 이 시점이 2016년입니다. 애플이 아이폰 7을 만들 때  두뇌 역할을 하는 AP에 이 기술을 적용하기 시작하면서 tsmc가 대박이 나기 시작합니다.

 

InFO

 

원래는 애플이 아이폰용 AP를 만들 때 삼성 파운드리와 tsmc에 동시에 물량을 나눠주다가 애플이 TSMC의 "InFO"에 매료되어 애플의 모든 물량을 tsmc에게 전량 맡기게 되는 결정적인 계기가 됩니다. 그다음부터  tsmc는 패키징으로 주목을 받기 시작하고, 지금도 tsmc의 "InFO" 기술은 세계적으로 굉장히 뛰어난 패키징 기술로 정평이 많이 나 있습니다.

 

"InFO" 기술 같은 "Fan-out WLP"패키징 기술을 삼성전자도 지난해 4분기부터 본격적으로 적용을 하기 시작했는데, 갤럭시 S24에 들어가는 엑시노스가 이 팬아웃 기술을 적용했다고 합니다. 이 첫 사례를 계기로 활용이 더 늘어날 수 있을지 유심히 지켜봐야 될 것으로 보입니다.

 

 

 

CoWoS

그다음에 요즘은 "CoWoS"라는 기술이 주목을 받고 있습니다, 요즘 반도체 관련 뉴스에서 "이종 결합"이라는 용어를 굉장히 많이 들어보셨을 겁니다, 어떤 기판 위에 서로 다른 반도체를 올려서 마치 하나의 칩처럼 돌아가게끔 하는 그런 결합 기술입니다."Chip-on-Wafer-on-Substrate"라고 하는데 기판 위에 실리콘 인터포저를 또 올리고 그 위에 칩들을 실장을 한다는 겁니다. 여기에는 연산장치가 결합이 되고 그다음에 HBM이 함께 결합을 한다는 콘셉트입니다.

 

CoWoS

 

 

가장 좋은 예가 nvidia입니다. 세계 ai 반도체 시장에서 50%에서 70% 점유율을 차지하고 있는 nvidia가 지난달에 최고 사양의 ai 반도체인 B200을 발표했는데요. 이것도 tsmc에서 패키징 작업이 이루어지는 것으로 알려져 있고 또 최근에 인텔에서 nvidia ai 반도체에 대응을 하기 위해서 가우디 3이라는 ai 반도체를 또 발표를 했는데 이것 역시도 tsmc에서 CoWoS공정 기술로 만들어진다고 합니다.

 

이렇게 물량이 늘어나는 만큼 tsmc는 패키징 공장을 늘려나가는 추세입니다. 벌써 5개의 라인이 대만 안에 돌아가고 있고 미국 애리조나에도 최첨단 웨이퍼 공장과 함께 후공정 공장이 지어질 것이라는 시각도 있고요. 본격적으로 올해 하반기에 캐파증설 작업에 집중할 것이라는 예측까지 나오고 있는 상황입니다.

 

삼성전자는 지금 천안 사업장 하나로만 어드벤스드 패키징에 대응하고 있습니다. 그리고 삼성전자 역시 CoWoS에 대응하는 브랜드를 가지고 있는데 바로 "아이큐브"라는 명칭의 브랜드인데요, 객관적으로 봤을 때는 아직까지 tsmc가 많이 앞서는 게 사실이지만, 삼성전자 같은 경우 AVP 사업팀이라는 별도의 패키징 조직을 꾸릴 만큼 상당히 적극적으로 나서고 있기 때문에 앞으로 둘 간의 경쟁이 어떻게 전개가 될지도 흥미로운 포인트입니다.

 

 

하이브리드 본딩(SoIC)

마지막으로 하이브리드 본딩 SOIC라는 tsmc 고유의 브랜드가 있습니다. 이거는 3D 그러니까 수직적층에 관한 공정기술입니다, 예를 들어서 2개의 칩을 수직으로 적층 하려 할 때  원래는 범프라는 소재가 이렇게 가교 역할을 하면서 쌓였습니다. 그런데 하이브리드 본딩 같은 경우에는 범프를 없애버리고 결합하는 방식입니다, 즉 가교가 없어지면서 훨씬 더 정보가 이동하는 거리가 좁혀지면서 속도가 빨라지고 또 전력도 아낄 있다는 아주 큰 장점이 있는 공정이죠.

 

하이브리드 본딩(SoIC)

 

그럼 여기서 tsmc의 아주 중요한 고객사인 AMD의 하이브리드본딩 적용사례를 한번 살펴보도록 하겠습니다

 

보통 칩을 보면 칩 내부에 S램이라고 있습니다. S램은 캐시메모리라는 역할을 하는데 칩 내에서 아주 단기적이긴 하지만 중요한 기억들을 잠깐잠깐 저장하는 일을 담당하죠, 캐시 메모리의 특징은 일반 D램과는 다르게 많은 트랜지스터가 필요하고 트랜지스터가 많이 필요한 것에 비해 너무 저장 용량은 적다는 단점이 있죠, 하지만 속도가 빠르다는 장점이 너무 크기 때문에 울며 겨자 먹기로 캐시 메모리를 활용할 수밖에 없는 상황입니다. 트랜지스터를 줄이는 것에는 한계가 있기 때문에 그러면 쌓아야겠다는 해결책이 등장을 하게 되는데, 그래서 tsmc는 기존 연산장치 위에  "v-cache"라는 콘셉트를 도입을 해서 하이브리드 본딩 공법으로 S램을 한층 더 적층을 하는 것에 성공하게 됩니다.

 

이외에도 첨단 반도체를 하고 있는 세계적인 기업들이 tsmc와 함께 하이브리드 본딩을 도입을 하고 있는 것으로 알려져 있고요. 삼성전자도 물론 하이브리드본딩 방식을 파운드리 공정에 도입을 하려고 시도는 하고 있는데 하이브리드 본딩을 시스템을 반도체 파운드리에 도입하는 회사는 아직까지  tsmc가 유일한 것으로 알려져 있습니다.

 

 

삼성의 반격 턴키솔루션

삼성전자는 2019년에 당시 이재용 부회장이 2030년까지 tsmc 따라잡겠다 시스템 반도체 1위를 하겠다는 목표를 발표하기도 했었죠. 지금 나오는 소식으로는  "턴키 솔루션"전략으로 TSMC를 추격하려고 준비 중인 것으로 알려서 있는데, "처음부터 끝까지 우리가 맡아줄게 "이런 설루션을 얘기를 하는 건데요, 이게 tsmc와 삼성전자의 차이점이기도 합니다.

 

예를 들어서 삼성전자는 메모리 설루션도 가지고 있죠. 그리고 파운드리 전 공정도 가지고 있습니다. 물론 tsmc와의 기술 격차가 있다고는 하지만 어드벤스드 패키징을 열심히 하고 있죠. 삼성전자는 메모리부터 파운드리 어드벤스 패키징까지 다 할 수 있다는 장점이 있기 때문에 이점을 삼성전자가 파고들 것으로 예상이 됩니다.

 

이렇게 턴키 솔루션을 하면 단가적으로도 경쟁력을 가질 수가 있고,  물류 측면에서도 유리한 점이 있을 수 있습니다, 또 공정의 시간, 업계 용어로 리드타임이을 줄일 수 있는 장점들이 많이 작용을 할 것으로 보이기 때문에 턴키 솔루션으로 파운더리 업계의 독보적인 1위인 tsmc을 삼성전자가 얼마나 따라잡을 수 있을지 관심을 가지고 봐야 될 듯합니다.

중국 전기차에 밀리는 미국의 근본적 이유

삼성의 LFP플러스 와 국내업체들의 LFP배터리 양산

 

삼성의 헛발질과 내부 문제들

 

CXL D램이 대세가 될수밖에 없는 이유